通道管理層:包括時(shí)鐘切換模塊和數(shù)據(jù)融合電路，時(shí)鐘切換模塊主要為數(shù)據(jù)處理邏輯提供時(shí)鐘信號(hào)，高速接收時(shí)提供主機(jī)發(fā)送過(guò)來(lái)并進(jìn)行四分頻后的時(shí)鐘，低功耗傳輸時(shí)提供數(shù)據(jù)通道0總線異或而來(lái)的同步時(shí)鐘，TA傳輸時(shí)則提供本地時(shí)鐘作為電路的同步時(shí)鐘。數(shù)據(jù)融合模塊則將物理傳輸層輸出的數(shù)據(jù)進(jìn)行融合，并進(jìn)行多級(jí)緩存，以備協(xié)議層進(jìn)行數(shù)據(jù)的ECC、CRC檢測(cè)及數(shù)據(jù)解碼操作。

協(xié)議層:對(duì)數(shù)據(jù)進(jìn)行ECC和CRC檢測(cè)，并進(jìn)行數(shù)據(jù)包的解碼，輸出相應(yīng)的控制信號(hào)，若檢測(cè)到MIPI協(xié)議所規(guī)定的底層協(xié)議錯(cuò)誤，則標(biāo)志相應(yīng)的錯(cuò)誤標(biāo)志，在TA傳輸則進(jìn)行數(shù)據(jù)包的編碼發(fā)送到物理傳輸層。

應(yīng)用層:根據(jù)協(xié)議層數(shù)據(jù)包解碼結(jié)果，若是高速的圖像數(shù)據(jù)，則將數(shù)據(jù)轉(zhuǎn)換成DPI格式輸出，若是低功耗數(shù)據(jù)或命令，則將數(shù)據(jù)轉(zhuǎn)換成DBI格式輸出。 MIPI-DSI接口IP設(shè)計(jì)模擬部分采用定制方法;湖南信號(hào)完整性測(cè)試MIPI測(cè)試

為了適應(yīng)兩種不同的運(yùn)行模式，接收機(jī)端的端接必須是動(dòng)態(tài)的。在HS模式下，接收機(jī)端必須以差分方式端接100Ω；在LP模式下，接收機(jī)開(kāi)路(未端接)。HS模式下的上升時(shí)間與LP模式下是不同的。

接收機(jī)端動(dòng)態(tài)端接加大了D-PHY信號(hào)測(cè)試的復(fù)雜度，這給探測(cè)帶來(lái)極大挑戰(zhàn)。探頭必須能夠在HS信號(hào)和LP信號(hào)之間無(wú)縫切換，而不會(huì)給DUT帶來(lái)負(fù)載。必須在HS進(jìn)入模式下測(cè)量大多數(shù)全局定時(shí)參數(shù)，其需要作為時(shí)鐘測(cè)試、數(shù)據(jù)測(cè)試和時(shí)鐘到數(shù)據(jù)測(cè)試來(lái)執(zhí)行。還要在示波器的不同通道上同時(shí)采集Clock+(Cp)、Clock-(Cn)、Data+(Dp)、Data-(Dn)。 數(shù)字信號(hào)MIPI測(cè)試高速信號(hào)傳輸MIPI-DSI是MIPI聯(lián)盟移動(dòng)設(shè)備提出的一種高速，低功耗的串行接口，可高分辨率顯示，降低顯示模塊功耗需求；

MIPI-DS

IMIPI-DSI是一種應(yīng)用于顯示技術(shù)的串行接口，兼容DPI(顯示像素接口，Display Pixel Interface)、DBI(顯示總線接口，Display Bus Interface)和DCS(顯示命令集，Display Command Set)，以串行的方式發(fā)送像素信息或指令給外設(shè)，而且從外設(shè)中讀取狀態(tài)信息或像素信息，而且在傳輸?shù)倪^(guò)程中享有自己的通信協(xié)議，包括數(shù)據(jù)包格式和糾錯(cuò)檢錯(cuò)機(jī)制。下圖所示的是MIPI-DSI接口的簡(jiǎn)單示意圖。MIPI-DSI具備高速模式和低速模式兩種工作模式，全部數(shù)據(jù)通道都可以用于單向的高速傳輸，但只有個(gè)數(shù)據(jù)通道才可用于低速雙向傳輸，從屬端的狀態(tài)信息、像素等格式通過(guò)該數(shù)據(jù)通道返回。時(shí)鐘通道于在高速傳輸數(shù)據(jù)的過(guò)程中傳輸同步時(shí)鐘信號(hào)。此外，一個(gè)主機(jī)端可允許同時(shí)與多個(gè)從屬端進(jìn)行通信。

一般來(lái)說(shuō)，比較器的失調(diào)電壓主要是由于輸入管不完全對(duì)稱引起的。當(dāng)比較器存在輸入失調(diào)時(shí)，流經(jīng)DPAIR2模塊中輸人對(duì)管的電流會(huì)不一致，從而造成流入NLOAD2模塊的電流大小也不一致。此時(shí)通過(guò)改變控制字，使itrimm電流與iconst電流大小不同，在NLOAD2模塊中通過(guò)電流鏡補(bǔ)償輸入對(duì)管引起的電流差異，使得vpp和vpn端口剩下的電流一致，從而實(shí)現(xiàn)offset補(bǔ)償。校準(zhǔn)時(shí)，將比較器差分輸入端連接到地，通過(guò)對(duì)五位控制字從00000到11111掃描，再?gòu)?1111到00000掃描，觀察比較器的輸出，從而得到合適的控制字，實(shí)現(xiàn)offset校準(zhǔn)。經(jīng)仿真表明，該電路可實(shí)現(xiàn)+/-30mV的失調(diào)電壓校準(zhǔn)。HISPI, MIPI協(xié)議的區(qū)別；

MIPI D-PHY的接收端容限測(cè)試

除了對(duì)于D-PHY設(shè)備的發(fā)送的信號(hào)質(zhì)量有要求以外，MIPI協(xié)會(huì)還規(guī)定了對(duì)于接收端的容限要求，D-PHY的CTS規(guī)定的接收端的測(cè)試項(xiàng)目主要包含以下幾個(gè)部分。

(1)LP信號(hào)電平和時(shí)序的判決容限(GROUP1:LP-RXVOLTAGEANDTIMINGREQUIREMENTS):其中包含了被測(cè)件對(duì)于LP信號(hào)高電平、低電平的判決閾值和容限對(duì)于脈沖寬度的判決容限測(cè)試等。(TestIDs:2.1.1，2.1.22.1.3,2.1.4,2.1.5.2.1.6，2.1.7，2.1.8)

(2)LP狀態(tài)下的指令時(shí)序判決容限(GROUP2:LP-RXBEHAVIORALREQUIREMENTS):其中包含了被測(cè)件在LP狀態(tài)下對(duì)于初始化、喚醒、Escape模式切換指令時(shí)序的判決容限測(cè)試等。(TestIDs:2.2.1，2.2.2,2.2.3，2.2.4，2.2.5,2.2.6,2.2.7，2.2.8) MIPI 速率和幀率的關(guān)系;湖南信號(hào)完整性測(cè)試MIPI測(cè)試

MIPI D-PHY的接收端容限測(cè)試；湖南信號(hào)完整性測(cè)試MIPI測(cè)試

MIPI-DSI接口IP設(shè)計(jì)與仿真

MIPI-DSI接口IP設(shè)計(jì)模擬部分采用定制方法，數(shù)字部分采用Veriloa語(yǔ)言描述，程序設(shè)計(jì)采用層次化設(shè)計(jì)方法，根據(jù)圖2所示是MIPI-DSI接口總體功能電路設(shè)計(jì)框圖，編寫系統(tǒng)spec和模塊spec，設(shè)定各個(gè)功能模塊的互連接目，每個(gè)模塊的數(shù)據(jù)流外理都采用有限狀態(tài)機(jī)進(jìn)行描述。MIPLDSI在上由初始化時(shí)外干閑苦狀態(tài)，總線都處于LP-II狀態(tài)，當(dāng)檢測(cè)到主機(jī)發(fā)送序列時(shí)，從機(jī)接收序列，并判斷開(kāi)始進(jìn)入哪種工作模式，主要有高速接收、Escape模式和反向傳輸(Turnaround)模式。

設(shè)計(jì)的頂層模塊，為頂層模塊搭建測(cè)試平臺(tái)的初始化環(huán)境，根據(jù)MIPI協(xié)議描述的DSI接口的各個(gè)功能，編寫測(cè)試激勵(lì)testcase，通過(guò)建立虛擬主機(jī)發(fā)送端，建立虛擬顯示驅(qū)動(dòng)接收端，搭建起系統(tǒng)的驗(yàn)證平臺(tái)，仿真結(jié)果 湖南信號(hào)完整性測(cè)試MIPI測(cè)試